PAT-NO: JP404251934A

DOCUMENT-IDENTIFIER: JP 04251934 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: September 8, 1992

INVENTOR-INFORMATION:
NAME
KODAMA, KUNIHIKO

OTSUKA, NOBUYUKI OZEKI, MASASHI SAKUMA, YOSHIKI

ASSIGNEE-INFORMATION:

NAME COUNTRY FUJITSU LTD N/A

APPL-NO: JP03000991

APPL-DATE: January 9, 1991

INT-CL (IPC): H01L021/331, H01L029/73, H01L027/12, H01L027/15,

H01L029/04

, H01L029/205

US-CL-CURRENT: 257/16, 257/197

#### ABSTRACT:

PURPOSE: To provide an integrated circuit using an InP substrate on which

high-speed, high-voltage heterojunction bipolar transistors are formed.

CONSTITUTION: A semiconductor device includes heterojunction bipolar transistors formed on an InP substrate. The bipolar transistor has an InP

emitter region and base region, which form a heterojunction. The base region

is composed of an InGaAs molecular layer and an InP molecular layer, forming a

superlattice with a local band structure of a uniform composition. The average

composition ratio of InGaAs in the superlattice increases in the direction from emitter to collector.

COPYRIGHT: (C) 1992, JPO&Japio

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平4-251934

(43)公開日 平成4年(1992)9月8日

(51) Int.Cl. <sup>6</sup> H 0 1 L	21/331 29/73	識別記号	庁内整理番号	FI	技術表示箇所
	27/12 27/15	Q	8728 – 4M 8934 – 4M 7377 – 4M	H01L	29/72
				審査請求 未請求	と 請求項の数5(全 7 頁) 最終頁に続く
(21)出願番号	<del>-</del>	特顧平3-991		(71)出願人	000005223 富士通株式会社
(22) 出願日		平成3年(1991)1	月9日		神奈川県川崎市中原区上小田中1015番地
				(72)発明者	児玉 邦彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
				(72)発明者	大塚 信幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
				(72)発明者	尾関 雅志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
				(74)代理人	弁理士 井桁 貞一 最終頁に続く


# (54) 【発明の名称】 半導体装置

#### (57) 【要約】

【目的】 InP基板を用い、ヘテロバイポーラトランジスタを含む集積回路を構成するのに適した半導体装置に関し、高速動作するヘテロバイポーラトランジスタを提供すること、ないしコレクタ耐圧の高いヘテロバイポーラトランジスタを提供することを目的とする。

【構成】 InP基板上に形成され、InPで形成されたエミッタ領域を有し、ベース領域がエミッタ領域とヘテロ接合を形成するヘテロパイポーラトランジスタを有する半導体装置であって、ヘテロバイポーラトランジスタのベース領域がInGaAsの分子層とInPの分子層から構成され、局所的パンド構造がほぼ平均的組成のパンド構造を示す超格子構造であって、該超格子構造中のInGaAsの平均組成比がエミッタ側からコレクタ側に向って増加する超格子構造を含むように構成する。

# (A) 解格子(SL) の性質 Eco Bc InGaAs 1 2 InP3 Evo (B) SLベース保険



(C) SLコレクタ報始

ベース領域6

Eco コレクタ領域2

PTO 2004-1154

-209-

12/13/2003, EAST Version: 1.4.1

1

#### 【特許請求の範囲】

【請求項1】 InP基板上に形成され、InPで形成 されたエミッタ領域(5)を有し、ペース領域(6)が エミッタ領域(5)とヘテロ接合を形成するヘテロパイ ポーラトランジスタを有する半導体装置であって、前記 ヘテロバイポーラトランジスタのペース領域(6)が I nGaAsの分子層とInPの分子層から構成され、局 所的バンド構造がほぼ平均的組成のバンド構造を示す超 格子構造であって、該超格子構造中のInGaAsの平 均組成比がエミッタ側からコレクタ側に向って増加する 10 ジスタのパンド構造を示す。 超格子構造を含むことを特徴とする半導体装置。

【請求項2】 InP基板上に形成され、InPで形成 されたエミッタ領域(5)を有し、ベース領域(6)が エミッタ領域 (5) とヘテロ接合を形成するヘテロパイ ポーラトランジスタを有する半導体装置であって、前記 ヘテロバイポーラトランジスタのコレクタ領域(7)が InGaAsの分子層とInPの分子層から構成され、 局所的バンド構造がほぼ平均的組成のバンド構造を示す 超格子構造であって、該超格子構造中のInGaAsの 平均組成比がベース領域から離れるに従って減少する超 20 格子構造を含むことを特徴とする半導体装置。

【請求項3】 InP基板上に形成され、InPで形成 されたエミッタ領域(5)を有し、ベース領域(6)が エミッタ領域(5)とヘテロ接合を形成するヘテロパイ ポーラトランジスタを有する半導体装置であって、前記 ヘテロバイポーラトランジスタのペース領域(6)が I nGaAsの分子層とInPの分子層から構成され、局 所的バンド構造がほぼ平均的組成のバンド構造を示す超 格子構造であって、該超格子構造中のInGaAsの平 均組成比がエミッタ側からコレクタ側に向って増加する 30 間によって定まる。 超格子構造を含み、前記ヘテロパイポーラトランジスタ のコレクタ領域 (7) がInGaAsの分子層とInP の分子層から構成され、局所的バンド構造がほぼ平均的 組成のパンド構造を示す超格子構造であって、該超格子 構造中のInGaAsの平均組成比がペース領域から離 れるに従って減少する超格子構造を含むことを特徴とす る半導体装置。

前記ペース領域(6)の超格子構造が I 【請求項4】 n Pで形成されたエミッタ領域と実質的なヘテロ接合を 形成する請求項1、3のいずれかに記載の半導体装置。

【請求項5】 さらに、エミッタ領域、コレクタ領域が 低抵抗率の In GaAs 領域を含む請求項1、2、3、 4のいずれかに記載の半導体装置。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に InP基板を用い、ヘテロバイポーラトランジスタを含 む集積回路を構成するのに適した半導体装置に関する。

【0002】ヘテロ接合パイポーラトランジスタは、ホ

率を得易い等の優れた点を有し、近年活発に研究開発が 進められている。特にエミッタにInP、ペースにIn GaAsを用いたInGaAs/InPヘテロ接合パイ ポーラトランジスタは、その高い電流駆動能力を生かし たInGaAsPレーザの駆動等、高速光通信の応用の 可能性が注目されている。

[0003]

【従来の技術】図3を参照して従来の技術を説明する。 図3(A)は、従来の技術によるホモバイポーラトラン

【0004】エミッタ、ベース、コレクタが同一の材料 で形成されたnpn型ホモバイポーラトランジスタの場 合で示す。ホモバイポーラトランジスタにおいては、各 領域での伝導帯のエネルギEcと価電子帯のエネルギE vの差は、ほぼ均一である。エミッタ・ペース間に順バ イアスを印加すると、エミッタ領域の電位に対してベー ス領域の電位は、図中破線で示すように、引下げられ る。ベース領域のエネルギが所定の位置まで低下する と、エミッタ領域から電子がペース領域に注入されるよ うになる。ベース領域に注入された電子は、ベース領域 を拡散で移動し、コレクタ領域に到達するようになる。

【0005】なお、同時にペース領域からエミッタ領域 への正孔の注入も発生する。これはベース電流を形成す る。このようなホモバイポーラトランジスタの動作速度 は、電子がエミッタ領域を出発した後、コレクタ領域の 低抵抗率領域に到達するまでの走行時間によって主に定 められる。コレクタ領域にパイアス電圧を印加すると、 コレクタ領域内に電界が発生し、キャリアは加速されて 輸送されるため、動作速度は主にベース領域中の輸送時

【0006】動作速度を速くするには、ベース領域を狭 くしてキャリアが拡散によってペース領域を通過するペ ース走行時間を短くすることが有効である。図3(B) は、InP基板上に形成するのに適したヘテロバイポー ラトランジスタの1構造を示す。エミッタ領域がn型I nPで形成され、ベース領域がp型InGaAsで形成 され、コレクタ領域がn型InGaAsで形成されてい る。エミッタ領域のパンドギャップと比べ、ベース領域 およびコレクタ領域のパンドギャップは狭くなってい 40 る。このため、ベース領域に順バイアスを印加し、破線 のように電位を引下げた時、エミッタ領域からベース領 域への電子の注入は発生するが、この時ペース領域から エミッタ領域への正孔の注入はほとんど生じない。この ため、極めて高い電流増幅率を実現することができる。

【0007】さらに、InGaAsにおいては電子の移 動度が高く、電子を高速で輸送することができる。この ため、電流遮断周波数 fT が140GHzを越える高速 トランジスタも実現できる。

【0008】なお、コレクタ領域のパンドギャップが狭 モ接合バイポーラトランジスタと比較して高い電流増幅 50 いため、コレクタ耐圧を高くすることは難しい。すなわ

ち、コレクタに高い電圧を印加すると、ペース領域の価 電子帯からコレクタ領域へのトンネルが生じる。

【0009】図3 (B) の構造は、エミッタ領域とペー ス領域との間に1つのヘテロ接合が存在するので、シン グルヘテロ接合バイポーラトランジスタと呼ばれる。図 3 (C) は、従来技術によるヘテロバイポーラトランジ スタの第2の構成を示す。

【0010】エミッタ領域はn型InPで形成され、ペ 一ス領域はp型InGaAsで形成され、コレクタ領域 はn型InPで形成されている。本構成においては、エ 10 ミッタ領域とペース領域は、図3 (B) の構成と同様で あり、高い電流増幅率を得る可能性がある。

【0011】また、コレクタ領域がバンドギャップの広 いInPで形成されているため、コレクタ耐圧を大きく することができる。

#### [0012]

【発明が解決しようとする課題】図3(A)、(B)、

(C) の構成においては、キャリアはペース領域を拡散 によって移動する。このため、ベース領域走行時間はキ まう。より高速動作を行なおうとすると、ペース領域を 狭くすることになるが、ベース領域を狭くし過ぎると、 ベース抵抗が増大し、ベース領域充電回路におけるRC 時定数が増大してしまう。このため、期待される高速動 作が実現できなくなる。

【0013】また、図3(B)に示すヘテロパイポーラ トランジスタは、ホモバイポーラトランジスタと比較し て、高い電流増幅率と速い動作速度とを提供することが できる。しかしながら、コレクタ領域のバンドギャップ ため、デスクリートデバイスとしては高速動作しても電 圧レベルシフトを行なう集積回路内の素子としては、コ レクタ耐圧が不足する。このため、集積回路内に用いる トランジスタ構造としては問題がある。

【0014】図3(C)に示すヘテロバイポーラトラン ジスタは、コレクタ耐圧が高く、図3(B)に示すへテ ロバイポーラトランジスタの問題を解決できる。しかし ながら、図3(C)の構成においては、ペース領域を順 パイアスした時、破線で示すようにコレクタ領域に電位 障壁が生じやすい。このため、エミッタ領域からベース *40* 領域に注入された電子がコレクタ領域前面の電位障壁に よって走行を阻害される。

【0015】本発明の目的は、高速動作するヘテロパイ ポーラトランジスタを提供することである。本発明の他 の目的は、コレクタ耐圧の高いヘテロパイポーラトラン ジスタを提供することである。

#### [0016]

【課題を解決するための手段】本発明の半導体装置は、 InP基板上に形成され、InPで形成されたエミッタ 領域を有し、ベース領域がエミッタ領域とヘテロ接合を 50

形成するヘテロパイポーラトランジスタを有する半導体 装置であって、ヘテロバイポーラトランジスタのベース 領域がInGaAsの分子層とInPの分子層から構成 され、局所的パンド構造がほぼ平均的組成のパンド構造 を示す超格子構造であって、該超格子構造中のInGa

As の平均組成比がエミッタ側からコレクタ側に向って 増加する超格子構造を含むことを特徴とする。

【0017】また、本発明の半導体は、InP基板上に 形成され、InPで形成されたエミッタ領域を有し、ペ 一ス領域がエミッタ領域とヘテロ接合を形成するヘテロ パイポーラトランジスタを有する半導体装置であって、 ヘテロバイポーラトランジスタのコレクタ領域がInG aAsの分子層とInPの分子層から構成され、局所的 バンド構造がほぼ平均的組成のバンド構造を示す超格子 構造であって、該超格子構造中のInGaAsの平均組 成比がベース領域から離れるに従って減少する超格子構 造を含むことを特徴とする。

#### [0018]

【作用】ベース幅を狭くすることなく、ベース走行時間 ャリアの拡散速度とベース幅によって主に決定されてし 20 を速くするには、ベース領域内に加速電界(ドリフト電 界)を発生させればよい。ベース領域内に加速電界を発 生させる1つの方法は、ベース領域内に作り付け電位に よる電界を発生させることである。InP基板上のIn P/InGaAs系へテロパイポーラトランジスタにお いて、作り付け電界を発生させる1つの方法は、ペース 領域をInGaAsP混晶で形成し、ペース領域内で組 成を徐々に変化させればよい。

【0019】しかしながら、InGaAsPの混晶にお いて、InとGaおよびAsとPとの比率を精度よく制 が狭く、コレクタ耐圧を大きくすることが難しい。この 30 御することは極めて困難である。特に、高速動作用ヘテ ロバイポーラトランジスタにおいては、ベース幅はすで に100nm以下のオーダーにあり、この短い距離の間 に組成を精度高く変化させることは極めて難しい。

> 【0020】また、コレクタ領域に電位障壁を形成する ことなく、コレクタ耐圧を向上させる1つの方法は、コ レクタ領域内に組成勾配を形成し、ベース領域から離れ るに従ってバンドギャップを大きくすることである。Ⅰ nP/InGaAs系ヘテロパイポーラトランジスタに おいては、コレクタ領域をInGaAsPで形成し、コ レクタ領域内で組成を徐々に変化させればよい。

> 【0021】しかしながら、上述同様に、InGaAs Pの組成を精度高く制御することは困難である。ところ で、各層の厚さがキャリアの波動関数の広がりに比べて 十分小さな超格子構造は、その性質が超格子構造形成物 質の混晶に近似する性質がある。従って、超格子構造に おいて、構成分子層の数を変化させることにより、混晶 の組成変化と同等の効果を上げることができる。この場 合、各層内の組成は変化させる必要がない。

> 【0022】InGaAsの原子層とInPの原子層か ら超格子構造を構成し、その平均的組成のInGaAs

5

成分がエミッタ側からコレクタ側に向って増加するよう に構成すると、エミッタ側でInPの組成が高くコレク 夕側でInPの組成が低くなるInGaAsP組成勾配 混晶と同等の機能を発揮させることができる。

【0023】このようにして、ベース領域内にドリフト 電界を生じさせ、キャリアを高速に輸送させることがで きる。また、コレクタ領域をInGaAsの分子層と、 InPの分子層から構成し、その平均的組成をベース領 域から離れるに従ってInGaAs成分が減少するよう に構成すると、ベース領域側で電位障壁を形成すること 10 がなく、かつ耐圧の高いコレクタ領域を形成することが できる。

#### [0024]

【実施例】以下図面を参照して、本発明の実施例を説明 する。図1(A)は、超格子SLの性質を概略的に説明 するための模式図である。InGaAs1領域と、In P領域3との間に両者の分子層を交互に配列した超格子 構造2を配置する。さらに、この超格子構造2におい て、InGaAsの分子層数と、InP分子層数の比を 成分が高く、InP領域側ではInP成分が高くなるよ うにする。すると、超格子構造内におけるパンド構造 は、疑似的に破線Eco、Evoで示すように、ほぼそ の平均的組成で定まるものとなる。すなわち、InGa As分子層とInP分子層とを積層することにより、I nGaAsP混晶と同等の性質を発揮させることができ

【0025】図1 (B) は、このような超格子構造をへ テロバイポーラトランジスタのペース領域に採用した場 合を概略的に示す。エミッタ領域5はInPで形成さ 30 れ、コレクタ領域7はInGaAsで形成されている。 なお、このコレクタ領域の組成はInP基板に格子整合 するように選ばれている。ペース領域6は1nP分子層 とInGaAs分子層との交互配置された超格子積層で 形成され、さらにその平均的組成が徐々に変化するよう に選ばれている。すなわち、ベース領域のエミッタ領域 と接する部分においては、InGaAsPのP成分が高 くなるように設定され、コレクタ側に向うに従ってP成 分が減少するように選択される。このような平均的組成 すように、ペース領域内でコレクタ領域に向うに従って 徐々に減少するようになる。

【0026】この時、ペース領域内にドリフト電界が発 生し、エミッタ領域からベース領域に注入されたキャリ アはドリフト電界によって加速され、コレクタ領域に向 って高速で輸送される。なお、ベース領域6のエミッタ 領域側におけるInP成分を所定値以上に保つことによ り、実質的ヘテロバイポーラトランジスタの利点が得ら れる。

【0027】図1(C)は、上述の超格子構造をコレク 50 型ペース領域14の上には、n型InP層15aとオー

夕領域に採用した構成を示す。コレクタ領域?のベース 領域と接する部分を、InP分子層とInGaAs分子 層とを積層した超格子構造で形成する。さらにこの超格 子構造において、平均的組成をベース領域から離れるに 従ってInP成分が増加するように選ぶ。従って、この 超格子構造内における疑似的伝導帯エネルギEcoは破 線で示すように徐々に増大する。

6

【0028】このような構成とすることにより、コレク 夕領域のペース領域と接する部分においては、電位障壁 を発生させることなく、ベース領域から離れるに従っ て、コレクタ領域のバンドギャップを徐々に増大させる ことにより、コレクタ耐圧を増大させることができる。

【0029】なお、ベース領域からある程度以上離れた コレクタ領域においては、InP領域とすることができ る。図2は、本発明のより具体的実施例によるヘテロバ イポーラトランジスタの構成を示す。

【0030】図2(A)は断面構成を示し、図2(B) は平面構成を示す。半絶縁性 In P基板 11の上に、オ ーミックコンタクトを形成するためのn\*型InGaA 徐々に変化させ、InGaAs領域側ではInGaAs 20 s層12が形成され、この上にn<sup>-</sup>型InP領域13a とn-型超格子領域13bから構成されるコレクタ領域 13が積層されている。n-型超格子層13bは、図1 (C) に示すような、ベース領域から離れるに従って、 InP成分が徐々に増大するようなInP/InGaA s 超格子層で形成される。たとえば、超格子の1単位を 10分子層で構成し、各単位内における In P分子層の 数を上から下に向うにつれて、2、4、8、10と徐々 に増大させる構成とする(エピタキシャル成長の順は逆 になる)。なお、コレクタ領域の厚さに合せて各単位を 所定回数繰り返しつつ次第に組成を変化させることがで きる。たとえば、3回づつ繰り返し(2、2、4)、 (4、4、4)、…とする。超格子の1単位の厚さは、 各単位内において波動関数が十分隣の単位に到達するよ うに選ぶことが必要である。たとえば、1単位は10分

【0031】コレクタ領域13の上には、p型超格子で 形成されたベース領域14が配置される。このp型ベー ス領域14は、図1 (B) に示すような、組成勾配超格 子領域で形成する。たとえば、1単位を10分子層と 変化により、疑似的伝導帯のエネルギEcoは破線で示 40 し、上面におけるInGaAs組成比をヘテロバイポー ラトランジスタの利点が十分得られるように、かつコレ クタ側に向うに従って、十分な作り付け電位勾配を発生 させることのできるように選ぶ。

> 【0032】たとえば、InGaAsのモル比をエミッ 夕側で0. 4とし、コレクタ側でほぼ1に近い値とする ように選ぶ。ペース領域14の幅は、たとえば50~7 0 nm程度とする。このペース幅内において、超格子の 平均的組成がエミッタ側からコレクタ側に向うに従って 次第に In G a A s 成分が増大するように設計する。 p

子層とする。

ミック接触を形成しやすくするためのn+型InGaA s 層 1 5 b からなるエミッタ領域 1 5 が形成されてい

【0033】このようにして、エミッタ領域15とベー ス領域14がヘテロ接合を形成し、ベース領域14、コ レクタ領域13の一部においてその組成が徐々に変化す るヘテロパイポーラトランジスタが構成される。

【0034】n<sup>+</sup>型InGaAs層12の表面には、コ レクタ電極16が形成され、p型ペース領域14の表面 15 bの上にはエミッタ電極 18 が形成される。

【0035】これらの電極を形成する領域は、図2 (B) に示すように電極形成に十分な面積を露出するよ うに階段的に形成されている。たとえば、エミッタ領域 15の平面は、約 $4 \times 6 \mu m$ 程度の大きさとする。

【0036】超格子の1単位は、たとえば10分子層程 度以下とし、同一組成ないしは徐々に変化する組成の超 格子単位を積層することにより、組成勾配混晶と同等の 効果を発揮する超格子構造を形成する。組成勾配はリニ ア、指数関数的変化等、所望の形状とすることができ 20

【0037】n<sup>+</sup>型InGaAs層の不純物濃度は、た とえば101°cm-3程度とし、n-型InP領域13aの 不純物濃度は、たとえば10<sup>17</sup>cm<sup>-8</sup>程度とする。また、 超格子構造内においては、InGaAs分子層の不純物 濃度を高めに、In P分子層の不純物濃度を低めに設定 し、全体として所望の不純物濃度を得るようにする。

【0038】図2に示すような半導体装置は、以下のよ うな工程によって作成することができる。原子層エピタ キシャル成長 (ALE) が可能な有機金属気相成長 (M 30 OCVD)装置内に半絶縁性InP基板11を設置し、 ソースガスとしてIn用にトリメチルインジウム、Ga 用にトリエチルガリウム、As用にアルシン、P用にホ スフィンを用い、H2 をキャリアガスとして用いる。こ れらの原料ガスを選択的に制御して基板上に供給し、M OCVD成長またはALE成長を行なう。たとえば、M OCVD成長を行なう時は、基板温度を約600℃に設 定し、必要とされる原料ガスを同時に供給する。ALE 成長を行なう時は、基板温度をたとえば350℃に設定 し、分子層成長に必要なガスを交互に切換えて供給す 40 スタの第2の構成を説明するための概念図である。 る.

【0039】このような成長により、図2(A)に示す ような積層構造を形成し、エチッングマスクを形成して 必要な部分が残るようにエッチングを行なう。コレクタ 領域内超格子構造は、たとえば200nm程度の厚さに 形成し、ペース領域超格子構造は、たとえば50nm程 度の厚さに形成する。

【0040】上述のようなヘテロバイポーラトランジス 夕構造により、ベース領域を極度に薄くすることなく、 キャリアのベース走行時間を短縮することができる。ま た、コレクタ領域内に電位障壁を生じさせることなく、 コレクタ耐圧を高くすることができる。

【0041】同一InP基板11上に発光素子、受光素 にはベース電極17が形成され、n\*型InGaAs層 10 子等の他の半導体素子を形成し、光電子集積回路(OE IC) 装置を構成することができる。以上、実施例に沿 って本発明を説明したが、本発明はこれらに制限される ものではない。たとえば、種々の変更、改良、組み合わ せ等が可能なことは当業者に自明であろう。

[0042]

【発明の効果】以上説明したように、本発明によれば、 ヘテロパイポーラトランジスタにおいて、ペース領域内 にドリフト電界を発生させることができる。

【0043】このため、高速動作のヘテロバイポーラト ランジスタが提供される。また、コレクタ領域内に電位 障壁を発生させることなく、コレクタ耐圧を向上させた ヘテロバイポーラトランジスタが提供される。

【0044】 このため、ヘテロバイポーラトランジスタ の集積回路化が容易になる。

#### 【図面の簡単な説明】

【図1】本発明の実施例を説明するための概念図であ る。図1 (A) は超格子の性質を説明するためのバンド 構造の概念図、図1(B)は超格子で形成したペース領 域の性質を説明するための概念図、図1(C)は超格子 で形成したコレクタ領域の性質を説明するための概念図 である。

【図2】本発明の実施例による半導体装置を示す図であ る。図2(A)は断面図、図2は(B)は平面図であ

【図3】従来技術によるパイポーラトランジスタを説明 するための概念図である。図3(A)はホモバイポーラ トランジスタのパンド構造を示す概念図、図3(B)は ヘテロパイポーラトランジスタの第1の構成を説明する ための概念図、図3 (C) はヘテロバイポーラトランジ


#### 【符号の説明】

- 7、13 コレクタ領域
- 6、14 ペース領域
- 5、15 エミッタ領域


【図1】

実放例

(A)超格子(SL)の性質



(B)SLベース領域




(C) SLコレクタ領域




【図3】

## 長来技術


(A) ホモバイポーラトランジスタ



(B) ヘテロパイポーラトランジスタ I




(C) ヘテロバイポーラトランジスタ I



【図2】

実施例



(B) 平面

15

14

12

フロントページの続き

識別記号 庁内整理番号 技術表示箇所 (51) Int. C1.5 FΙ

H 0 1 L 29/04 7377-4M

29/205 7377-4M

(72)発明者 佐久間 芳樹 神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

PTO 2004-1154

Japan Kokai

Publication No.: 4 - 251934

# SEMICONDUCTOR DEVICE

(Handotai sochi)

Kunihiko Kodama et al

UNITED STATES PATENT AND TRADEMARK OFFICE
Washington D.C. January 2004

Translated by Schreiber Translations, Inc.

Country

: Japan

Document No.

: 4-251934

Document Type

: Patent Publication

Language

Japanese

Inventor

: Kunihiko Kodama et al

Applicant

: Fujitsu Corporation

IPC

: H 01 L 21/331; 29/73; 27/12;

27/15

Application Date

: January 9, 1991

Publication Date

: September 8, 1992

Foreign Language Title

: Handotai sochi

English Title

: Semiconductor device

[Title of Invention] Semiconductor device [Abstract]

[Purpose] The invention pertains to a semiconductor device that is suitable for use in an integrated circuit that consists of a hetero bipolar transistor and an InP substrate is used. The purpose is to offer a hetero bipolar transistor of high speed action and to offer a hetero bipolar transistor of high collector voltage resistance.

[Constitution] It is a semiconductor consisting of a hetero bipolar transistor where the base area is formed with a emitter region and a hetero bond is used, the emitter area is formed with InP and the semiconductor is formed on the InP substrate. The base area of the hetero bipolar transistor is formed from a molecular layer of the InGaAs and a molecular layer of InP. The band structure is an slim lattice structure displaying a band structure of a uniform composition. The average composition ratio of the InGaAs in the said slim lattice structure consists of the slim lattice structure that increases in the direction of the collector from the emitter side.

/2

[Scope of Patent Claims]

<sup>1</sup> the numbers in the margin indicate pagination in foreign text

[Claim 1] The semiconductor is characterized as consisting of a hetero bipolar transistor where the base area (6) is formed with an emitter region (5) and a hetero bond, the emitter area (5) is formed with InP and the semiconductor is formed on the InP substrate. The base area (6) of the hetero bipolar transistor is formed from a molecular layer of the InGaAs and a molecular layer of InP. The band structure is a slim lattice structure displaying a band structure of a uniform composition. average composition ratio of the InGaAs in the said slim lattice structure consists of the slim lattice structure that increases in the direction of the collector from the emitter side. [Claim 2] The semiconductor is characterized as consisting of a hetero bipolar transistor where the base area (6) is formed with an emitter region (5) and a hetero bond, the emitter area (5) is formed with InP and the semiconductor is formed on the InP substrate. The corrector area (7) of aforementioned hetero bipolar transistor is formed from a molecular layer of the InGaAs and a molecular layer of InP. The band structure is a slim lattice structure displaying a band structure of a uniform composition. The average composition ratio of the InGaAs in the said ultra lattice structure consists of the slim lattice structure that decreases as it is separated from the base area. [Claim 3] The semiconductor is characterized as consisting of a hetero bipolar transistor where the base area (6) is formed with

an emitter region (5) and a hetero bond, the emitter area (5) is formed with InP and the semiconductor is formed on the InP substrate. The base area (6) of the hetero bipolar transistor is formed from a molecular layer of the InGaAs and a molecular layer of InP. The band structure is a slim lattice structure displaying a band structure of a uniform composition. average composition ratio of the InGaAs in the said ultra lattice structure consists of the slim lattice structure that increases in the direction of the corrector from the emitter side. The collector area (7) of aforementioned hetero bipolar transistor is formed from a molecular layer of the InGaAs and a molecular layer of InP. The band structure is an slim lattice structure displaying a band structure of a uniform composition. The average composition ratio of the InGaAs in the said ultra lattice structure consists of the slim lattice structure that decreases as it is separated from the base area.

[Claim 4] The slim lattice structure of the aforementioned base area (6) of the semiconductor device stated in any of the Claims 1 to 3 is characterized in that a real hetero bond is formed with the emitter region formed with the InP.

[Claim 5] In addition, the emitter region and the collector region of the semiconductor stated in any of the Claims 1, 2, 3 and 4 consists of the InGaAs region of low resistivity.

[Detail explanation of invention]

# [0001]

[Industrial field of use] The invention pertains to the semiconductor device. In particular, it pertains to a semiconductor device that is suitable for use in a integrated circuit consisting of a hetero bipolar transistor and a InP substrate is used.

[0002] The hetero bond bipolar transistor has excellent points, such as high current amplifying rate can be obtained easily as compared to the homo bond bipolar transistor. In recent years, the research and development for this has increased. In particular, the focus has been on the InGaAs/InP hetero bond bipolar transistor using the InGaAs in the base and the InP in the emitter and the application is for high speed optical communication and the drive in the InGaAsP laser generating high current drive capability.

# [0003]

[Prior Art] The conventional technology is explained by referring to figure 3. Figure 3(A) shows the bond structure of the homo bipolar transistor according to the conventional technology.

[0004] It shows the case where the npn type homo bipolar transistor has the emitter, the base and the collector formed with the same material. In the homo bipolar transistor, the difference of the energy EV of the valence band and the energy

Ec of the conductance band in each region is almost the same. When the bias is applied in order between the emitter and the base, the electropotential of the base region in the electric potential of the emitter region that is shown in dotted line in the diagram goes down. When the energy in the base region is reduced to a certain position, the electrons from the emitter region is introduced into the base region. The electrons introduced to the base region moves and disperses in the base region and then reaches the collector region.

[0005] Furthermore, correlating holes are produced in the emitter region from the base region simultaneously. This formed the base current. The action speed of such homo bipolar transistor is determined primarily by the travelling time until it reaches the collector region of low resistivity region after the electrons appear in the emitter region. When the bias voltage is applied in the collector region, the electric field is generated in the collector region. Since the carrier transfer is accelerated, the action speed is mainly determined by the transfer time in the base region.

[0006] As the action speed is increased, the base region is narrowed, the base travelling time can be reduced effectively through the base region due to the dispersion of the carrier. Figure 3(B) shows 1 structure of the hetero bipolar transistor formed on the InP substrate. The emitter region is formed with

the n type InP. The base region is formed with the p type InGaAs and the collector region is formed with the n type InGaAs. As compared to the band gap in the emitter region, the band gap of the base region and the collector region becomes Thus, the bias is applied on the base region. The electropotential shown in dotted line is reduced, the electrons are introduced from the emitter region to the base region but the introduction into the correlation holes from the base region to the emitter region at this time does not happen. Therefore, extremely high current amplifying rate cannot be realized. [0007] In addition, the transition rate of the electrons in the InGaAs is high, the electrons can be transferred at high speed. Therefore, the current interruption frequency fT exceeds 140 GHz so a high speed transistor can be realized. [0008] Furthermore, since the band gap of the collector region is narrow, it is difficult to increase the collector voltage resistance. That is, when high voltage is applied on the collector, the tunnel is generated in the collector region from the valent electron band in the base region. /3 [0009] The structure of figure 3(B) has 1 hetero bond between the emitter region and the base region so it is called the single hetero bond bipolar transistor. Figure 3(C) shows the  $2^{nd}$ structure of the hetero bipolar transistor obtained according to

the conventional technology.

[0010] The emitter region is formed with the n type InP. The base region is formed with the p type InGaAs. The collector region is formed with the n type InP. In this constitution, the emitter region and the base region have the same constitution as that of figure 3(B), high current amplifying rate can be obtained.

[0011] Also, since the collector region can be formed with InP of wide band gap, the collector voltage resistance can be increased.

[0012]

[The problems resolved by the invention] In the constitution shown in figures 3(A), (B), (C), the carriers move by dispersion in the base region. Thus, the base region travelling time is determined mainly by the base width and the dispersion speed of the carriers. When this is performed at high speed action, the base region becomes narrow and when the base region is narrowed, the base resistance is increased. The RC time constant in the base region charge electric circuit is increased. Thus, the high speed action cannot be realized.

[0013] Also, the hetero bipolar transistor shown in figure 3(B) has high action speed and high current amplifying rate as compared to the homo bipolar transistor. However, as the band gap in the collector region is narrow, it is difficult for the collector voltage resistance to increase. Therefore, an example

of the discreet device is the voltage level shift at high speed but the element in the integrated circuit is insufficient in the collector voltage resistance. Thus, this becomes a problem when this transistor structure is used in the integrated circuit.

[0014] The hetero bipolar transistor shown in figure 3(C) has high collector voltage resistance. The problem of the hetero bipolar transistor shown in figure 3(B) can be resolved.

However, with the constitution shown in figure 3(C), when the base region is bias, the electric potential drops in the collector region as shown in dotted line. Thus, the electrons introduced to the base region from the emitter region are hindered by the electropotential hindering wall at the collection region front surface.

[0015] The purpose of the invention is to offer a high speed hetero bipolar transistor. Another purpose of the invention is to offer a hetero bipolar transistor of high collector voltage resistance.

# [0016]

[Means for resolving the problems] The semiconductor is characterized as consisting of a hetero bipolar transistor where the base area is formed with an emitter region and a hetero bond, the emitter area is formed with InP and the semiconductor is formed on the InP substrate. The base area of the hetero bipolar transistor is formed from a molecular layer of the

InGaAs and a molecular layer of InP. The band structure is a slim lattice structure displaying a band structure of a uniform composition. The average composition ratio of the InGaAs in the said ultra lattice structure consists of the slim lattice structure that increases in the direction of the corrector from the emitter side.

[0017] Also, the semiconductor is characterized as consisting of a hetero bipolar transistor where the base area is formed with an emitter region and a hetero bond, the emitter area is formed with InP and the semiconductor is formed on the InP substrate. The corrector area of aforementioned hetero bipolar transistor is formed from a molecular layer of the InGaAs and a molecular layer of InP. The band structure is a slim lattice structure displaying a band structure of a uniform composition. The average composition ratio of the InGaAs in the said ultra lattice structure consists of the slim lattice structure that decreases as it is separated from the base area.

[0018]

[Action] The base width is not narrowed. The base travelling time is increased so the accelerating electric field inside the base region (the drift electric field) is generated easily. 1 method for generating the accelerating electric field inside the base region is to generate the electric field by the electric potential acting on the base region. In the InP/InGaAs type

hetero bipolar transistor with the InP substrate, 1 method for generating the acting electric field is forming the base region with the InGaAsP crystals, it is preferred that the composition changes gradually inside the base region.

[0019] However, it is extremely difficult to control accurately the ratio of the As and P and the In and Ga in the InGaAsP crystal mixture. In particular, in the hetero bipolar transistor for high speed action, the base width is at an order of below 100 nm, it is extremely difficult to change the composition between this short distance.

[0020] Also, the electric potential hindrance partition is not formed in the collector region, 1 method to improve the collector voltage resistance is to form a composition gradient in the collector region. The band gap is increased according to the separation from the base region. In the InP/InGaAs type hetero bipolar transistor, the collector region is formed with the InGaAsP. The composition is changed gradually inside the collector region.

[0021] In addition, similar to the aforementioned, it is difficult to control accurately the composition of InGaAsP. In this case, sufficient slim lattice structure has properties that resembles the crystal mixture having the slim lattice structure composition as compared to the thickness of each layer that widens to the wave motion coefficient of the carrier.

Therefore, in the slim lattice structure, by changing the number of the structure molecular layer, the effect similar to the composition change in the crystal mixture can be increased. In this case, the composition inside this layer does not change. [0022] The slim lattice structure is formed from the atom layer made from InP and the atom layer made from InGaAs. When the InGaAs component of average composition is made up in such a way that it increases in the direction of the collector side from the emitter side, the InP composition is reduced at the collector side as the composition of the InP is increased at the emitter side, the performance similar to the InGaAsP composition gradient crystal mixture can be obtained. /4 [0023] Thus, the drift electric field is generated inside the base region, carriers can be transferred at high speed. Also, the collector region is made from a molecular layer of InGaAs and the molecular layer of InP. That average composition is made in such as way that the InGaAs component decreases according to the separation from the base region, the electric potential hindering wall is not formed at the base region side and the collector region can be formed with high voltage resistance.

[0024]

[Implementation example] An implementation example of the invention is explained while referring to the diagrams shown

Therefore, in the slim lattice structure, by changing the number of the structure molecular layer, the effect similar to the composition change in the crystal mixture can be increased. In this case, the composition inside this layer does not change. [0022] The slim lattice structure is formed from the atom layer. made from InP and the atom layer made from InGaAs. When the InGaAs component of average composition is made up in such a way that it increases in the direction of the collector side from the emitter side, the InP composition is reduced at the collector side as the composition of the InP is increased at the emitter side, the performance similar to the InGaAsP composition gradient crystal mixture can be obtained. /4 [0023] Thus, the drift electric field is generated inside the base region, carriers can be transferred at high speed. Also, the collector region is made from a molecular layer of InGaAs and the molecular layer of InP. That average composition is made in such as way that the InGaAs component decreases according to the separation from the base region, the electric potential hindering wall is not formed at the base region side and the collector region can be formed with high voltage resistance.

[0024]

[Implementation example] An implementation example of the invention is explained while referring to the diagrams shown

below. Figure 1 (A) is the model diagram for explaining the property of the slim lattice SL. The slim lattice structure 2 is arranged with both the molecular layer arranged alternately between the InGaAsI region and the InP region 3. In addition, in this slim lattice structure 2, the ratio of the molecular layer number made from InGaAs and the InP molecular layer number changes gradually. InGaAs component is increased in the InGaAs region side. The InP component is increased at the InP region side. Then, the band structure in the slim lattice structure is as shown in the dotted lines Eco and Evo which are determined to be the average composition. That is, the InGaAs molecular layer and the InP molecular layer are laminated and the properties similar to the InGaAs crystal mixture can be realized. [0025] Figure 1(B) shows the case when such a slim lattice structure is used in the base region of the hetero bipolar transistor. The emitter region 5 is formed with the InP and the collector region 7 is formed with InGaAs. Furthermore, the composition of this collector region is selected so the lattice matches the InP substrate. The base region 6 is formed with a slim lattice lamination that intersects alternately with the InP molecular layer and the InGaAs molecular layer. In addition, that average composition is changed gradually. That is, at the part that contacts the emitter region of the base region, the P component of the InGaAsP is set to increase and it is selected

so the P component decreases according to the direction at the collector side. The energy Eco of the resembling conductance band is shown in dotted line by this average composition change, it is reduced gradually according to the direction in the collector region inside the base region.

[0026] At this time, the drift electric field is generated in the base region. The carrier introduced into the base region from the emitter region is accelerated by the drift electric field. It is transferred at high speed in the direction of the collector region. Furthermore, the InP component in the emitter region side of the base region 6 is maintained above a certain number, the advantages of a real hetero bipolar transistor can be obtained.

[0027] Figure 1(C) shows the structure of the aforementioned slim lattice structure used in the collector region. The part that touches the base region of the collector region 7 is formed with a slim lattice structure laminated with InP molecular layer and a InGaAs molecular layer. In addition, in this slim lattice structure, the InP component is increased according to the separation of the average composition from the base region. Therefore, the resembling conductance band energy Eco inside this slim lattice structure is increased gradually as shown in dotted line.

[0028] The electric potential hindering wall is not generated in the part touching the base region of the corrector region by having the above described constitution. The collector voltage resistance can be increased by increasing gradually the band gap of the collector region according to the separation from the base region.

[0029] Furthermore, it becomes the InP region in the collector region that is separated from the base region. Figure 2 shows the constitution of the hetero bipolar transistor according to a specific implementation example of the invention.

[0030] Figure 2(A) shows the cross section constitution. Figure 2(B) shows the plan view constitution. The n+ type InGaAs layer 12 for forming the ohmic collector is formed on top of the semi-insulated InP substrate 11. The collector region 13 that is formed from the n- type slim lattice region 13b and the n- type InP region 13a are laminated on the top of this. In the n- type slim lattice layer 13b is shown in figure 1(C), the InP component is formed with the InP/InGaAs slim lattice layer that it will increases gradually according to the separation from the base region. For example, 1 unit of the slim lattice is formed with 10 molecular layers. The number of InP molecular layer in each unit is increased gradually from 2, 4, 8, 10 facing down from the top (the order of the epitaxial growth becomes reverse). Furthermore, each unit to match the thickness of the

collector region is repeated a certain number of rounds and the composition is changed gradually. For example, by repeating 3 rounds (2,2,4) and (4,4,4). For the thickness of the 1 unit of the slim lattice, the wave motion function in each unit must reach several tens of units. For example, 1 unit becomes the 10 molecular layer.

[0031] The base region 14 formed with the p type slim lattice is arranged on top of the collector region 13. This p type base region 14 is formed with a composition gradient slim lattice region as shown in figure 1(B). For example, 1 unit becomes 10 molecular layers. Sufficient InGaAs composition ratio at the top surface can be obtained which is an advantage with the hetero bipolar transistor. Also, sufficient acting electric potential gradient can be generated according to the direction in the collector side.

[0032] For example, the mole ratio of InGaAs is 0.4 at the emitter side and the value of close to 1 is selected at the collector side. The width of the base region 14 becomes 50 - 70 nm. In the base width, the InGaAs component in the average composition of the slim lattice is increased gradually in the direction of the collector side from the emitter side. The emitter region 15 made from the n+ InGaAs layer 15b is formed so the ohmic contact and the n type InP layer 15a can be formed easily on the top of the p type base region 14.

[0033] Thus, a hetero bond is formed in the emitter region 15 and the base region 14. The composition in a part of the base region 14 and the collector region 13 changes gradually, the hetero bipolar transistor is formed.

[0034] The collector electrode 16 is formed on the top surface of the n+ type InGaAs layer 12. The base electrode 17 is formed on the top surface of the p type base region 14. The emitter electrode 18 is formed on the top of the n+ type InGaAs layer 15b.

[0035] The region that forms these electrodes is formed in gradual steps so sufficient surface area is exposed to the electrode formation as shown in figure 2(B). For example, the plan view of the emitter region 15 becomes the size of about 4 x 6  $\mu m$ .

[0036] 1 unit of the slim lattice is below the 10 molecular layer numbers. A slim lattice structure can be formed that can generate the same effect as the composition gradient crystal mixture by laminating the slim lattice unit that changes gradually but not having the same composition. The composition gradient can be any desired shape, the linear form as indicated by the function change.

[0037] The impurities concentration of the n+ type InGaAs layer becomes the 10 power of 19  $cm^{-3}$  and the impurities concentration

of the n-type InP region 13 becomes 10 power 17 cm<sup>-3</sup>. Also, in the slim lattice structure, to increase the impurities concentration in the InGaAs molecular layer, the impurities concentration of the InP molecular layer is set to low and a desired impurities concentration can be obtained as a whole. [0038] The semiconductor device shown in figure 2 can be produced according to the processes shown below. A semiinsulated InP substrate 11 is placed inside a Metal organic chemical vapor deposition (MOCVD) device where the atom layer epitaxial growth (ALE) can grow. The source gas used are the trimethyl indium for In, triethyl galium for Ga and alcin for As and phosphine for P and H2 as the carrier gas. These source gases are supplied to the top of the substrate and controlled selectively. The MOCVD growth or the ALE growth is carried out. For example, during the MOCVD growth, the substrate temperature is set to about 600 degree C. If required, the source gas can be supplied simultaneously. During the ALE growth, the substrate temperature is set to 350 degree C. The gas can be exchanged if necessary during the molecular layer growth.

[0039] A laminated structure is formed as shown in figure 2(A) by the growth formation. An etching mask is formed and the part that remains can be etched. The slim lattice structure inside the collector region is formed into a thickness of about 200 nm.

The base region slim lattice is formed into a thickness of about 50 nm.

[0040] The base region cannot be formed too thin by the hetero bipolar transistor as described above, the base travelling time of the carriers can be reduced. Also, the electric potential hindering wall is not generated inside the collector region, the collector voltage resistance can be increased.

[0041] Other semiconductor elements can be formed on the same InP substrate 11, for example, the optical receiving element and optical emitting element. The optical electrical integrated circuit (OEIC) can be obtained. The invention is explained according to the aforementioned implementation example but the invention is not limited to these implementation examples. For example various modifications, improvements and combinations can be implemented.

[0042]

[Effect of invention] According to the invention as explained above, a drift electric field can be generated inside the base region in the hetero bipolar transistor.

[0043] Thus, hetero bipolar transistor of high speed action can be offered. Also, electric potential having a block wall is not generated inside the collector region. A hetero bipolar transistor can be offered with improved collector voltage resistance.

[0044] Thus, the integrated circuit of the hetero bipolar transistor can be obtained easily.

[Brief explanation of the diagrams]

[Figure 1] The implementation example of the invention is explained using this diagram. Figure 1(A) is the diagram showing the band structure for explaining the property of the slim lattice. Figure 1(B) is the diagram used for explaining the property of the base region formed with the slim structure. Figure 1(C) is the diagram for explaining the property of the collector region formed with the slim lattice.

[Figure 2] This is the diagram showing the semiconductor device according to the implementation example of the invention. Figure 2(A) is the cross section and figure 2 (B) is the plan view.


[Figure 3] This is the diagram used for explaining the bipolar transistor according to the conventional technology. Figure 3(A) is the diagram showing the band structure of the homo bipolar transistor. Figure 3(B) is the diagram for explaining the 1<sup>st</sup> constitution of the hetero bipolar transistor. Figure 3(C) is the diagram for explaining the 2<sup>nd</sup> constitution of the hetero bipolar transistor.

[Description of the symbols]


- 7,13 collector region
- 6,14 base region
- 5,15 emitter region

# 実施例

# 〔A〕超格子(SL)の性質



# (B) SLベース領域



# (C) SLコレクタ領域



Figure 1

Implementation example

- (A) Properties of slim lattice (SL)
- (B) SL base region

Emitter 5, base 6, collector 7

(C) SL collector region

Base region 6, collector region 7

# 実施例




Figure 2

Implementation example

- (A) Cross section
- (B) Plan view




Figure 3

# Prior Art

- (A) homo bipolar transistor
- (B) hetero bipolar transistor I
- (C) hetero bipolar transistor II

Cont'd from front page
Inventors name